RISC-V Entwicklungsumgebung für TensorFlow Lite Modelle

Problemstellung

Für den produktiven Einsatz von KI-Implementierungen in Industrieanlagen oder mobilen Systemen ist häufig eine Portierung auf Edge-Devices notwendig. Am Markt verfügbare Systeme sind dazu jedoch nicht immer geeignet: Performanz, Energieaufnahme oder die Betriebsumgebung der Plattformen spielen dabei eine Rolle.

Ziel

Unterstützung bei der Auswahl bzw. Entwurf einer System-on-Chip-Plattform (SoC), die auf das entworfene Netz sowie die Einsatzbedingungen abgestimmt ist.

Lösungskompetenz

Entwicklungsumgebung zur applikationsspezifischen Entwicklung von RISC-V-basierten SoC-Architekturen. Eingebettet in ein Hardware-Generierungsframework wird eine applikationsspezifische SoC-Beschleunigerarchitektur erzeugt.

Erprobungsumgebung

Synthesefähige, FPGA-basierte SoC-Architekturen zur Zeitreihenanalyse.